Noch ein Detail für Technik-Interessierte aus der Entwicklung des PHI-Instruments auf SolO:
"Die vollständige Datenverarbeitungskette von PHI erfordert eine Inversion der RTE (Strahlungstransportgleichung), um die magnetischen Vektoren und die Sichtliniengeschwindigkeit abzuleiten. Aufgrund der begrenzten Telemetriebandbreite auf Solar Orbiter muss dies an Bord durchgeführt werden, da die Bandbreite für den Downlink der PHI-Rohdaten nicht ausreicht. Eine solche Onboard-Verarbeitung kann nur von einem FPGA wie dem Xilinx Virtex-4 durchgeführt werden, ohne dass das Leistungsbudget des Instruments überschritten wird. PHI hat daher zwei Virtex-4 CF1140-Bausteine (1140 Pins) in ihrer DPU (Data Processing Unit) eingesetzt.
Während der Virtex-4-Baustein selbst für den Einsatz bei Weltraummissionen qualifiziert ist, gab es bislang in Europa kein Montageunternehmen, das für das weltraumtaugliche Löten des CF1140-Gehäuses dieses Bausteins zertifiziert ist. Daher wurde im Rahmen des PHI-Projekts ein spezielles Qualifizierungsprogramm für die Montage dieses Bauteils durchgeführt, das die Herstellung spezieller Verifizierungsplatinen umfasste, die Vibrations- und Temperaturwechseltests unterzogen wurden, um die mechanische Belastung der Lötstellen zu simulieren, die während der Mission auftreten kann.
Routinemäßige FPGA-Rekonfiguration (PHI): Zusätzlich zu der für die RTE-Inversion erforderlichen Verarbeitung benötigt PHI beträchtliche On-Board-Verarbeitungskapazitäten für Gerätefunktionen wie die Steuerung des Bildstabilisierungssystems und die Datenvorverarbeitung.
Um die Masse, das Volumen und den Stromverbrauch zu optimieren, wurde im Rahmen des PHI-Projekts ein Design entwickelt, das die Möglichkeit nutzt, die Virtex-4-FPGAs im Flug umzuprogrammieren, um den FPGA-Code routinemäßig umzuschalten, damit an verschiedenen Punkten der Umlaufbahn unterschiedliche Funktionen ausgeführt werden können (Abbildung 95):
- in der einen Konfiguration übernimmt FPGA1 die ISS-Steuerung (Image Stabilization System) und FPGA2 die Datenakkumulation.
- In der zweiten Konfiguration führt FPGA1 die RTE-Invertierung und FPGA2 die Datenvorverarbeitung durch.
Die PHI-Architektur, die routinemäßige Änderungen des FPGA-Codes während der gesamten Mission vorsieht, ist jedoch neu und beruht auf der Robustheit nicht nur des FPGA-Code-Schutzes, sondern auch des SoCWire-Netzwerks zwischen den Komponenten. Dies wurde auch im Rahmen der ESA DRPM (Dynamisch Rekonfigurierbares Verarbeitungsmodul)-Studie überprüft."
(gefunden auf:
https://www.eoportal.org/satellite-missions/solar-orbiter-mission#c-detectors-and-electronics (engl.))
Illustriert den Entwicklungsaufwand, der bei solchen komplexen Instrumenten notwendig ist - und auch getrieben wird.
